株式会社 対松堂精工(TAISHODO SEIKO CO., LTD.)  

実装技術

部品管理

部品全点・伝票類にバーコードを付与し、入荷から出庫まで漏れなく管理する事で、Human Errorに起因する出庫不良をなくします。
部品取扱者の端末からの情報は無線LANを経由してリアルタイムに更新されます。

SMT実装サイズ

下記サイズまで搭載可能です。
QFPリードピッチ:0.4mmピッチ
BGA,CSPボールピッチ:0.5mmピッチ

弊社のはんだ材料の標準組成

鉛入り従来はんだには「Sn-37Pbはんだ」、RoHS対応はんだには「Sn-3.0Ag-0.5Cuはんだ」を使用しています。
またRoHS対応はんだ用フラックスには高温タイプを採用してはんだ濡れ性の改善を図っております。

弊社で利用している主要検査、解析技術

テストジェット(TJ) / VTEP

テストジェット(TJ)は、インサーキット・テスト・システムにおいて基板に電源を供給しないでICのピンのオープン不良を検出する検査手法の一つです。
あらかじめ測定した良品基板のデータと比較することで、基板に搭載されているデジタル部品、コネクタ、ソケットの信号ピンのほとんどのオープン不良(足浮き、接続不良)を検出することができます。
VTEPはTJより感度が4倍高く、測定の標準偏差(ノイズ・シグナチュア)が最大5倍優れており、また、BGAまで検査可能です。

デジタルインサーキット

デジタルインサーキットは、インサーキット・テスト・システムにおいて基板に電源を供給しデジタル部品個々の真理値動作を確認し動作不具合を検出する検査手法の一つです。
個々のデジタル部品の入力ピンに"1/0"のデジタル信号を印加し、あらかじめ決められた真理値データと実際に出力されたデータと比較することで、デジタル部品の機能不良、誤搭載、未搭載などを検出します。
デジタル信号とアナログ信号の両方が同時に必要なIC(D/Aコンバータ、A/Dコンバータ等)も高精度で検査することが可能です。

JTAG (バウンダリースキャン)

JTAGとはIC(含むカスタムIC等)の検査方法の1種で、米国電気電子学会(IEEE)が1990年にIEEE std. 1149.1-1990「Standard Test Access Port and Boundary-Scan Architecture」として標準化された検査方法です。
JTAGに対応したICには、本来の機能を果たす回路のほかに、JTAGに対応した回路とTAP(Test Access Port)と呼ばれる5本の端子からなるインターフェイスを持ち、テストデータの入出力や制御に用いられます。又、TAP端子をデイジーチェーン接続(数珠繋ぎ)し、複数のICを同時に検査する事も可能な為、CPUを初め各種高機能ICの検査、解析に有効です。